Question

Se quiere detectar la paridad de un mensaje de tres bits (b2, b1 y b0) de tal forma que cuando una línea de control C, esté a '0' lógico, la paridad detectada debe ser par y cuando C esté a '1' lógico la paridad que se detecte debe ser impar. Se pide resolver el circuito utilizando un multiplexor 4-1 y el mínimo número de puertas lógicas. Considere que cero '1' es paridad par. NOTA: Utilice C y b2 como entradas de control S1 y S0 respectivamente.

Answer 1

Explicación:

tres bits (b2, b1 y b0) de tal forma que cuando una línea de control C, esté a '0' lógico, la paridad detectada debe ser par y cuando C esté a '1' lógico la paridad que se detecte debe ser impar. Se pide resolver el circuito utilizando un multiplexor 4-1 y el mínimo número de puertas lógicas. Considere que cero '1' es paridad par. NOTA: Utilice C y b2 como entradas de control S1 y S0 respectivamente.